• 検索結果がありません。

| ーーFニ80% 1

ドキュメント内 九州大学学術情報リポジトリ (ページ 68-81)

ーーーー圃F=90%1

....

ー.

....

%

ー. ・.. ー.

.... 崎町

‘ー ー.

....

... 咽ー -ー ー.

50 60 70 80 90 100

トグル率(%) 図3-4 1000テストによる欠陥レベルの低減( 2 ) Fig. 3-4 Reduction of defect level by 1000 test (2)

..

さらに、 IDDOテストを実行しない場合と1回のIDDOテストを行った場合の欠陥レベルの分散

の差を図3・5と 図3-6に示す。 図3・5、3-6から、 IDDOテストを行った場合、 欠陥レベルの分散値

が大幅に減少することが分かる。 このこと より、 IDDOテストを行えば、 欠陥レベルのばらつきが 小さくなることになり、 市場不良率の予測が精度良く行えることを意味している。

欠1.5 、.

F借 歩留まり=80%

| k=2、 T=0%

|

、ー

k=2、 T=50%

jレ

司‘・

..

散0.5 ‘・・ ‘・・

、 、

ー.

% ー.-.

司ー ・.. ー. ーー E ・

20 40 60 80 100

故障検出率(%)

図3・5 1 DDOテストによる欠陥レベルの分散の低減(1 )

Fig. 3-5 Reduction of variance of defect level by IDDO test (1)

4 欠 陥

qu

勺乙

べルの分散

故障検出率= 90%

|

- k=2 T=0% |

k=2、 T=50%1

%

-.

ー..

‘・・ 岨・

-。

20 40 60 80 100

歩留まり(%)

図3-6 1 DDOテストによる欠陥レベルの分散の低減(2 )

Fig.3・6 Reduction of variance of defect level by IDDO test (2)

65

-さらに、 ウエハフロービングテストとファイナルテスト にIDDOテストを行った場合の欠陥レべ ルの実証結果として、故障検出率として単一縮退故障検出率を用いて導出した理論欠陥レベルと実際 の検査に起因する市場不良率の関係を次図3-7に示す。 この図3-7から、かなり精度の高い市場不良 率を予測できることが分かる。

/ t三 /

/

,./司 //

/・f /. //

• / /

/〆f

/'

/

レーー /‘

-_ 司F

白血 ,.

' 司・

tL:_

/ 比 ζ・

'

...

..

...

J'

10,000

1,000

実際値(PPM)

10,000 1.000

理論値(P P M) 100

100

欠陥レベルの理論値と実際の検査に起因する市場不良率の関係 Fig. 3-7 Theoretical and actual values of defect level

図3-7

以上のIDDOテスト による単一縮退故障検出率向上への寄与の実証結果をまとめると、以下の通 りとなる。

IDDOテス卜時のトグル率を用いた理論式が実際の解 a)単一縮退故障検出率向上への寄与率は、

析値とよく一致していることから、 本研究の有効性が実証された。

IDDOテスト時のトグル率を高める必要がある。

高い品質を得るためには、

1回の1 DDOテスト(トグ IDDOテストにより実質的単一縮退故障検出率が上がることから、

b)

IDDOテストを行わなかった場合から半減する。

ル率5 0%)のみで、欠陥レベルは、

c)ウエハプロービングテストとファイナルテストにIDDOテスト を行った場合の理論欠陥レベル このことより 精度の高い市場不良 は、実際の検査に起因する市場不良率 によく一致しており、

率を 予測できることが分かる。

IDDOテスト を行った場合の欠陥レベルの分散は、

(トグル率5 0%) d) 1回のIDDOテスト

IDDOテストが精度の高い市場不良 を 行わなかった場合 の分散の1/3以下となりことから

率の予 測を可能にすることを示している。

今後は、縮退故障以外の故障に対するIDDOテストの有効性を研究していかなければならない。

ー"‘

3. 3 スキャンチェイン故障診断

次に、 IOOQテストが無欠陥デバイスと欠陥のあるデバイスを判別することが可能であるから、

他の応用はできないであろうか。 簡単な回路を考えてみる。 そのために、 広く施されているスキヤノ 設計に注目しよう。 スキャン設計は、JI慎序回路を効果的にテス卜するためのテスト容易化設計である。

スキャン設計では、 LS 1の回路内の全ての、 あるいは、 いくつかのフリップフロップは、 1つ以上 のスキャンチェインとしてつながっている。 このことが、 LS 1の内部ノードの可制御性と可観測性 を大きく高め、フリップフロップにシフトイン - シフトアウトされるデータを比較することで、高い 品質のテストが可能となる。 しかし、 スキャン設計した場合、 スキャン部分の全体論理回路に占める 割合は、 面積比で10---30%となり、 スキャンチェインに欠陥の発生する確率は、 その面積比に比 例すると考えられるので、 無視できないほどの大きさといえる。社内では、 8 8個のスキャン不良を 解析 -分析した結果、51個( 5 8 %)がスキャチェイン不良であったというレホー卜もある。

ここで、 次図3-8に5個のスキャン ・ フリップフロッフから成るスキャンチェインを示す。 スキャ ンチヱインが正常に動作しているかどうかをテス卜するために、 日0"のつながったデータと ((1日 のつながったデータとがチェイン内でシフ卜される。 これは、 以下の方法で行われる。 スキャンイネ ーブル信号S Eが 日1υ に設定され、 5回のクロックハルスCLKを入力する聞に、 日0"のつなが ったデータがスキャンイン信号端子S 1 から供給される。 5番目のクロックが入ると、 日o JJがスキ ャンアウ卜信号端子SOで観測されるはずである。 日1 JJのつながったデータをシフトする場合も同 様の手順をふむ。

1縮退故障

S E

図3-8 1縮退故障をもっ5フリップフロップのスキャンチェインの例

Fig. 3-8 Example scan chain offive flops with a single stuck-at-l fault

しかしながら、 スキャンチェインの欠陥は、 このテス卜を無効にする。 今3番目のフリップフロッ プ、 あるいは3番目と4番目のフリップフロップの聞に 日1 JJ縮退故障があるとする。 そうすると、

((0" シフトしたときに、 欠陥のないスキャンチェインは5回クロックの後、 SOから 日OJJを出力

67

..

するはずであるが、 上記スキャンチェインは、(( 1 "を出力する。 この場合、テストでスキャンチエ インでの故障を検出することができるけれども、 故障の正確な位置は分からない。 このような場合、

スキャンチェインのフリップフロップにリセット/セット回路を設けると、 効果的に診断できる[4Jo

チェイン内の5個のフリップフロップ全てに、 それらのスキャン出力を 日0"にリセット可能な非 同期リセット制御信号があるとするo (( 0 "をシフ卜し、 5回クロックでsoでの (( 1 "を検出した 後、クロックを非活性化した状態で、このリセット信号を入力する。 そして、S Eを((1 "とし、 S Iへの入力を 日0"としてクロックを再度スタートさせる。 最初のクロックでは、 SOで (( 0" が得 られる。しかし、フリップフロップ3のスキャン出力への縮退故障により、次のクロックでSOで(( 1 "

が得られるo (( 1 "の出現は、 スキャンチェインのフリップフロップ3とリップフロップ4との聞に 欠陥があることを示している。 スキャンチェインの単一O縮退故障を検出するためには、 同様にセッ ト回路を利用すればよい。

しかし、 この発表された手法では、 スキャンチェインのフリップフロップにセット回路とリセット 回路を設けなければならず、 そのために、 V L S 1の面積増加となり、 歩留まり低下と1ウエハから 取れるチップ数の減少をもたらす。 そこで、 著者は、 1DDOテストを行うことにより、 同様の結果 がえられることとを実証した。 さらに、 1DDOテストによる故障診断で、 2個以上ある故障にも有 効であること、 クロック信号の (( 0 "時と “1"の1 DDOテストでさらなる故障個所の特定ができ ることを実証したので、それを紹介する。そのために、;欠の仮定を設ける。

スキャチェインの個数をNとする。

-スキャンチェインの故障は、 単一縮退故障とし、 説明上n個目のスキャン- フリップフロップに 故障があるとする。

スキャンチェインへのクロック供給回路、およびスキャンイネーブル信号は、正しく動作する0

・スキャンチェインに接続されている論理回路は、IDDOが測定できるように設計されており、

しかもその1DDO値は、無欠陥時の微少電流であるように製造されている。よって、1チップ でIDDOを測定することによって、 スキャンチェインの故障を検出できる。

1縮退故障のある場合、“0"をシフトし、N回クロックでSOでの日1"を検出した後、まず、日1"

のデータをS1に入力し、 N回シフトさせる。 この状態でのIDDO測定値は、 スキャンチェインに 欠陥のない状態と同じく微少である。次に、日o 1 1 1・ "のデータをS1から入力し、 同時に クロックでシフトイン-シフトアウトさせる。 1クロック毎にIDDOを測定する。 そうすると、 1 縮退故障のあるチェインに((0"が転送されたとき、IDDOは、異常値となる。nクロック目でIDDO が異常値を示せば、n個めのチェインに故障があることを表している。

前の図3-8の1縮退故障について説明するo (( 0"をシフトし、 5回クロックでSOでの (( 1 "を 検出することによって、 スキャンチェインに1縮退故障があることが分かる。 そこで、 ます�, (( 1 "

のデータをS1に入力し、 5回シフトさせる。 このとき測定したIDDO値を欠陥がないときの値と する。 次に、日01111"のデータをS1から入力し、同時にクロックでシフトイン・シフトアウ

-ー-トさせる。1クロック毎にIDDQを測定する。そうすると、日0"がフリップフロップ3にシフ 卜さ れたときに異常1 DDQ値を示す。これによって、 1縮退故障のあるチェインを特定化することがで きる。この手順とスキャンチェインのフリップフロップの状態を示したのが、 次表3-4である。

表3-4 故障検出時、 診断時のスキャンチェイン状態(X : Don't care)

Tab. 3-4 Scan chain conditions during diagnosis

サイク Soutの値

ル回数 S 1 フロッ70 フロッフ。 フロッフ。 7ロッr SO IDDQの値

2 3 4

× × × × × ×

× × × × ×

2 × × × ×

3 × × ×

4 × ×

5 異常

故障が検出される

6

7

8 9 1 0

1 1 正常

1 2 正常

1 3 正常

1 4 正常

1 5 異常

故障個所が特定される

0縮退故障のある場合も同様に、日1 JJをシフトし、 N回クロックでSOでの"0"を検出した後、

まず\日0" のデータをS 1に入力し、 N回シフトさせる。この状態でのIDDQ測定値は、 スキャン チェインに欠陥のない状態と同じく微少である。次に、"10 0 0・ " のデータをS 1から入力

し、 同時にクロックでシフトイン - シフトアウトさせる。1クロック毎にIDDQを測定する。そう すると、 0縮退故障のあるチェインに “1"が転送されたとき、 IDDQは、 異常値となる。

この手順は、 次のようになる。

①デバイスをスキャン・ シフトモードにする。仮定3より、 この状態でどのようなデータをシフト イン - シフトアウトさせても、 スキャンチェインに接続されている論理回路に供給されるIDDQ 値は、 無欠陥時のIDDQ値を示す。

②スキャンイン端子S 1に入力系列{O0 ・ ・ ・ O}(0がN個)を入力し、 シフトイン - シフト アウトをN回した後、 IDDQ値を測定する。無欠陥時のIDDQ値より大きな異常IDDQ値が 検出されたら、 スキャンチェインに1縮退故障があると判定する。もし、 無欠陥時のIDDQ値

69

ドキュメント内 九州大学学術情報リポジトリ (ページ 68-81)

関連したドキュメント